

MI01 – TP n° 2 : VHDL séquentiel

Automne 2023

1 Introduction

Dans ce TP, vous réaliserez des descriptions séquentielles pour modéliser des systèmes dont le comportement dépend des entrées passées et présentes et qui nécessitent donc une mémorisation de leur état.

2 Mise en place

Créez un nouveau projet dans Vivado. Configurez ce projet pour le FPGA « xc7a35tcpg236-1 » et ajoutez le fichier de contraintes `mi01.xdc`. Vous pouvez utiliser un projet différent pour chaque exercice ou utiliser le même projet. Dans ce cas, n'oubliez pas de spécifier à chaque fois l'entité que vous voulez simuler et synthétiser en utilisant l'option « Set as Top » à la fois dans les « Design sources » et dans les « Simulation sources ».

Attention à respecter les noms de signaux et leur casse dans votre VHDL pour que le synthétiseur fasse correctement le lien entre les signaux du modèle VHDL les signaux physiques.

3 Travail à réaliser

Exercice 1 : Compteur synchrone 2 bits avec reset asynchrone

Dans cet exercice, vous allez modéliser un compteur synchrone 2 bits avec *reset* asynchrone. Ce compteur doit s'incrémenter à chaque appui sur le bouton poussoir de droite qui fait office de signal d'horloge. Vous utiliserez les signaux suivants dans votre entité :

BTN_D	Entrée	Bouton poussoir de droite	Horloge, active sur front montant
BTN_G	Entrée	Bouton poussoir de gauche	<i>reset</i> actif au niveau haut (BTN_G = '1')
LED_1_0	Sortie	Groupe des deux LED de droite	Valeur du compteur

- Q1. Modélisez ce compteur en VHDL.
- Q2. Simulez le circuit et observez son fonctionnement.
- Q3. Lancez l'implémentation. Une fois celle-ci terminée, ouvrez le schéma « Implémentation ». Expliquez le fonctionnement du compteur à partir du schéma. Quels éléments¹ matérialisent la valeur du compteur dans ce schéma ?
- Q4. Programmez le FPGA et constatez le fonctionnement de votre circuit.

1. Les blocs FDRE sont des bascules D à reset synchrone. L'entrée D est mémorisée au front montant de l'horloge C. La sortie Q vaut en permanence la dernière valeur de D mémorisée. L'entrée de réinitialisation R provoque la remise à zéro synchrone de la bascule lors du prochain front montant sur C. Pour plus de détails, voir la documentation des blocs disponible sur le site Moodle de l'UV.

Exercice 2 : Compteur synchrone 2 bits avec reset synchrone

- Q1. Reprenez le compteur de l'exercice 1 et rendez le signal *reset* synchrone.
- Q2. Simulez le circuit et observez son fonctionnement.
- Q3. Lancez l'implémentation. Une fois celle-ci terminée, ouvrez le schéma « Implémentation ». En le comparant au schéma du compteur précédent, expliquez ce qui fait que le *reset* est synchrone dans cet exercice et asynchrone dans l'exercice précédent.
- Q4. Programmez le FPGA et constatez le fonctionnement de votre circuit.

Exercice 3 : Détecteur de code

On souhaite réaliser un détecteur de code spécial sur une ligne de transmission série (de 1 bit). Dès que le code 11010 est détecté, le système le signale en mettant une ligne d'alarme à 1. L'alarme doit rester inactive pour toute autre combinaison de codes. Une entrée erronée doit obliger à recommencer tout le code. Les changements de niveau de l'entrée série sont synchronisés à l'horloge. Vous utiliserez les signaux suivants dans votre VHDL :

SW_0	Entrée	Interrupteur de droite	Valeur du bit reçu sur la ligne série
BTN_D	Entrée	Bouton poussoir de droite	Horloge, active sur front montant
LED_0	Sortie	LED de droite	Alarme

Vous pouvez également utiliser le signal LED_7_4 pour afficher l'état courant du détecteur².

- Q1. Modélisez ce détecteur sous forme d'une machine à états.
- Q2. Implémentez cette machine à états en VHDL.
- Q3. Simulez le détecteur et observez son fonctionnement.
- Q4. Au moyen du schéma « Implémentation », déterminez le nombre de bits d'état utilisés par le détecteur. Est-ce cohérent avec la représentation de l'état de votre modèle VHDL ?
- Q5. Quelle est l'équation logique des bits d'états³ utilisée pour générer la sortie ?
- Q6. Programmez le FPGA et vérifiez le fonctionnement du détecteur.

Exercice 4 : Détecteur de code avec fausses entrées négligées

- Q1. Reprenez l'exercice 3 de manière à négliger les fausses entrées.
- Q2. Visualisez le schéma « Implémentation ».
 - 1. Le nombre de bits d'état est-il le même que dans l'exercice 3 ?
 - 2. L'équation de sortie est-elle plus simple ?

2. Attention, l'affichage de l'état rend les schémas plus compliqués. Ne vous préoccupez pas de la partie du schéma dédiée à la génération du signal LED_7_4 lors de l'analyse.

3. Vous pouvez partir de la sortie d'alarme dans le schéma et tenter de remonter jusqu'aux bits d'état pour la déterminer.